基于FPGA的MPEG-4可变长解码器设计

• 作者: 罗玉平 蒋勇
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 可变长解码 MPEG-4 现场可编程逻辑门阵列 硬件描述语言
• 年，卷（期）: 2005,（8）
• 所属期刊栏目: 设计新技术
• 页码范围: 51-54
• 页数: 4页
• 分类号: TP3
• 字数: 3308字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2583.2005.08.014

摘要

本文讨论了一种高吞吐量流水方式构建的MPEG-4可变长解码器的设计与仿真结果.在这种解码器中,我们采用了基于PLA的并行解码算法,这种算法能够实现每个时钟解码一个码字.同时,为了提高解码的效率,降低操作的延迟,我们在设计中还引入了流水线操作方式、码表分割等技术,这些技术有利于并行操作的实现.在文章的最后一部分,我们给出了FPGA的仿真结果,结果显示这种结构的解码器完全能够满足MPEG-4的可变长数据的解码需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋勇	中国科学技术大学电子科学与技术系	100	1060	19.0	27.0
2	罗玉平	中国科学技术大学电子科学与技术系	26	83	6.0	8.0