基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文根据直接序列扩频码分多址(DS-CDMA)系统上行链路伪随机码跟踪的特点,给出并分析一种全数字非相干延迟锁相环(DLL),该DLL采用了二元鉴相和数字序贯滤波的实现结构.文中推导了多用户环境下环路的数学模型及鉴相误差统计特性,给出了跟踪性能的计算机仿真结果.研究结果表明,本文给出的DLL能以小的复杂度实现良好的跟踪性能,具有较高的应用价值.
推荐文章
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种自动变模控制的宽频带全数字锁相环
全数字锁相环
鉴频器
自动变模
宽频带
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
一种可编程全数字锁相环的设计与实现
全数字锁相环
电子设计自动化
计算机仿真
可编程
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种用于DS-CDMA基站的全数字非相干延迟锁相环
来源期刊 电讯技术 学科 工学
关键词 直接序列扩频码分多址 延迟锁相环 内插滤波 序贯滤波
年,卷(期) 2005,(1) 所属期刊栏目 研究与开发
研究方向 页码范围 124-128
页数 5页 分类号 TN914
字数 3041字 语种 中文
DOI 10.3969/j.issn.1001-893X.2005.01.027
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘正军 解放军信息工程大学通信工程系 13 33 3.0 5.0
2 冉崇森 解放军信息工程大学通信工程系 26 152 6.0 11.0
3 胡悍英 解放军信息工程大学通信工程系 2 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (6)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (3)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(2)
  • 参考文献(2)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(0)
  • 二级引证文献(1)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
直接序列扩频码分多址
延迟锁相环
内插滤波
序贯滤波
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电讯技术
月刊
1001-893X
51-1267/TN
大16开
成都市营康西路85号
62-39
1958
chi
出版文献量(篇)
5911
总下载数(次)
21
论文1v1指导