8B/10B编码器的设计及实现

• 作者: 李宥谋
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 串行数据传输 8B/10B编码 极性偏差(RD) Verilog语言
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 基金项目论文
• 页码范围: 26-32
• 页数: 7页
• 分类号: TN919.3|TN762
• 字数: 4685字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893X.2005.06.006

摘要

本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核.通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李宥谋	西安邮电学院专用集成电路设计中心	43	384	8.0	19.0