基于FPGA芯片的数字频率计设计

• 作者: 李萍 林德彬 谢海鸿
• 来源期刊: 现代电子技术
• 关键词: 数字频率计 FPGA EDA VHDL
• 年，卷（期）: 2005,（18）
• 所属期刊栏目: 仪器与仪表
• 页码范围: 13-14,16
• 页数: 3页
• 分类号: TP332.1
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.18.009

摘要

介绍了一种利用EDA技术设计的数字频率计.目前流行的EDA软件平台是美国Altera公司的Max+Plus Ⅱ可编程逻辑器件开发系统.本文采用自顶向下的设计方法,对数字频率计的核心--十进制计数器和测频控制信号发生器进行设计,其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件(FPGA)芯片上.该方法改变了以往数字电路小规模多器件组合的设计,而且设计周期短,内部电路模块具有可移植等特点.与用其他方法做成的频率计相比,其体积更小、性能更可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林德彬	佛山科学技术学院电子信息工程系	8	21	3.0	4.0
2	谢海鸿	佛山科学技术学院电子信息工程系	6	13	2.0	3.0
3	李萍	佛山科学技术学院电子信息工程系	5	13	2.0	3.0