基于FPGA的CRC编码器的实现

• 作者: 王家礼 金素梅
• 来源期刊: 现代电子技术
• 关键词: 循环冗余校验 差错控制 硬件描述语言 信道编码 现场可编程门阵列
• 年，卷（期）: 2005,（24）
• 所属期刊栏目: 仪器与仪表
• 页码范围: 18-19,22
• 页数: 3页
• 分类号: TN762
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.24.011

摘要

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC(Cyclic Redundancy Check)由于编码简单且有效,是一种最常用的信道编码方法.介绍了CRC编码的原理算法和校验规则,以CRC-4为例,给出了CRC校验码的具体计算过程和使用硬件描述语言VHDL来实现CRC编码的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6T144C6器件,完成了CRC编码器的FPGA实现,其实现速度可达397 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王家礼	西安电子科技大学机电工程学院	65	586	14.0	20.0
2	金素梅	西安电子科技大学机电工程学院	1	21	1.0	1.0