基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
文中给出基于软判决和回溯法的高速Viterbi译码器的设计和实现.该译码器采用新颖的幸存路径存储结构和回溯解码电路结构,幸存路径的存储器使用普通的单口RAM组成,能有效节省芯片面积;回溯解码电路简单、易实现,提高译码的速度.在Alera Stratix FPGA器件上仅用2500个LE的资源实现了(2,1,7)卷积码的译码器,达到100MHz以上的译码速度,该译码器适用于高速数字通信领域如数字电视广播等.
推荐文章
高速VITERBI译码器的研究与设计
Viterbi译码器
进位保存算法
加-比-选
高速
基于Xilinx FPGA的高速Viterbi回溯译码器
Viterbi
回溯译码
FPGA
双端口BlockRam
一种高速Viterbi译码器的优化设计及Verilog实现
维特比(vitebi)译码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
基于FPGA的高速Viterbi译码器优化设计和实现
卷积码
Viterbi译码
ACS预计算
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速Viterbi译码器
来源期刊 电子测量技术 学科 工学
关键词 Viterbi译码器 软判决 回溯 幸存路径
年,卷(期) 2005,(3) 所属期刊栏目 研究设计
研究方向 页码范围 14-15
页数 2页 分类号 TN7
字数 1728字 语种 中文
DOI 10.3969/j.issn.1002-7300.2005.03.007
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 林争辉 116 603 12.0 20.0
2 杨浩 21 104 5.0 9.0
3 蔡雄飞 5 22 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1967(1)
  • 参考文献(1)
  • 二级参考文献(0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Viterbi译码器
软判决
回溯
幸存路径
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
论文1v1指导