基于WDC结构的低静态功耗Cache设计

• 作者: 付宇卓 鲁欣
• 来源期刊: 上海交通大学学报
• 学科: 工学
• 关键词: 路衰减cache 门控Gnd 低静态功耗
• 年，卷（期）: 2005,（4）
• 所属期刊栏目: 无线电电子学、电信技术
• 页码范围: 606-609,613
• 页数: 5页
• 分类号: TN492|TP302.1
• 字数: 2909字
• 语种: 中文
• DOI: 10.3321/j.issn:1006-2467.2005.04.024

摘要

基于片上cache占处理器芯片功耗的比重越来越大,提出了一种新的路衰减cache(Way-Decay Cache,WDC)结构.该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的.与现有的低功耗cache结构相比,附加的逻辑少,实现简单,具有硬件的可实现性.试验结果表明,该结构可以降低cache的功耗,同时对cache整体的性能影响很小.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付宇卓	上海交通大学微电子学院	90	850	15.0	26.0
2	鲁欣	上海交通大学微电子学院	6	71	4.0	6.0