64位MIPS指令处理器的流水线设计

• 作者: 李明刚
• 来源期刊: 现代电子技术
• 关键词: MIPS RISC 处理器 流水线
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 电子技术
• 页码范围: 98-100
• 页数: 3页
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.03.043

摘要

介绍了一种采用64位MIPS指令集CPU的流水线设计.作为SOC的核心,CPU的性能主要取决于指令的执行效率,而采用流水线方式大大增加了指令的执行速度,提高了CPU的性能.该CPU使用五级流水线设计,文中对影响流水线正常执行的各种因素进行了分析,以及在实际设计中采用相应的控制机制,从而完成对一个具有较高性能的CP U核的流水线控制的设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李明刚	合肥工业大学理学院	3	7	1.0	2.0