一种采用半速结构的CMOS串行数据收发器的设计

• 作者: 叶菁华 洪志良 郭淦 陈一辉 黄林
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 收发器 时钟发生器 时钟数据恢复 线驱动器 均衡器 并串/串并转换
• 年，卷（期）: 2005,（1）
• 所属期刊栏目: 研究论文
• 页码范围: 180-186
• 页数: 7页
• 分类号: TN432
• 字数: 4571字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2005.01.036

摘要

设计了一种单片集成的CMOS串行数据收发器.该收发器用于线上速率为1.25Gb/s的千兆以太网中,全集成了发送和接收的功能,主要由时钟发生器、时钟数据恢复电路、并串/串并转换电路、线驱动器和均衡器组成.为了降低系统设计难度和电路功耗,收发器采用了半速率时钟结构.电路采用1.8V 0.18μm 1P6M CMOS数字工艺,芯片面积为2.0mm×1.9mm.经Cadence Spectre仿真验证以及流片测试,电路工作正常,功能良好.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	叶菁华	复旦大学微电子学系	13	90	7.0	8.0
2	洪志良	复旦大学微电子学系	161	1248	18.0	29.0
3	郭淦	复旦大学微电子学系	12	77	6.0	8.0
4	黄林	复旦大学微电子学系	14	79	6.0	8.0
5	陈一辉	复旦大学微电子学系	9	53	5.0	7.0