一种基于FPGA的Viterbi译码器

• 作者: 张辉 牛晨曦
• 来源期刊: 现代电子技术
• 关键词: 数字通信 Viterbi译码器 FPGA CPLD
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 无线通信
• 页码范围: 56-57
• 页数: 2页
• 分类号: TN91
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.03.026

摘要

介绍了一种(2,1,6)删余生成的(3,2,6)卷积码的 Viterbi译码器的FPGA实现方法.该译码器基于软判决设计,约束长度为7.在具体实现中采用了全并行的处理方法,提高了译码速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张辉		74	764	12.0	25.0
2	牛晨曦		1	7	1.0	1.0