基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
使用标准0.18μm CMOS工艺设计并实现了1:2分接器.核心电路单元采用一种新的高速、低电压锁存器结构实现.与传统的源极耦合场效应管逻辑结构的锁存器相比,其电源电压更低且速度更快.此外,为了拓展带宽,在缓冲放大电路中采用了负反馈.测试结果表明芯片可以工作于20Gb/s数据速率下.电源电压为1.8V时,包括缓冲电路在内整个芯片的工作电流为72mA.
推荐文章
10Gb/s0.18μm CMOS工艺复接器设计
复接器
D锁存器
CMOS工艺
时钟偏差
20 Gbit/s低功耗0.18 μm CMOS 1∶2分接器
分接器
动态负载
低功耗
高速度
10Gb/s0.18μm CMOS工艺复接器设计
复接器
D锁存器
CMOS工艺
时钟偏差
低功耗 0.18μm 10Gb/s CMOS 16:1复接器
CMOS
复接器
低功耗
超高速
光纤通信
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 0.18μm CMOS 20Gb/s 1:2分接器设计
来源期刊 半导体学报 学科 工学
关键词 分接器 锁存器 CMOS 高速电路
年,卷(期) 2005,(10) 所属期刊栏目 研究快报
研究方向 页码范围 1881-1885
页数 5页 分类号 TN432
字数 416字 语种 中文
DOI 10.3321/j.issn:0253-4177.2005.10.004
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王志功 东南大学射频与光电集成电路研究所 342 2153 20.0 29.0
2 王欢 东南大学射频与光电集成电路研究所 26 75 6.0 7.0
3 熊明珍 东南大学射频与光电集成电路研究所 40 321 10.0 15.0
4 王贵 东南大学射频与光电集成电路研究所 8 34 4.0 5.0
5 丁敬峰 东南大学射频与光电集成电路研究所 6 22 4.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (4)
同被引文献  (2)
二级引证文献  (4)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
分接器
锁存器
CMOS
高速电路
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体学报(英文版)
月刊
1674-4926
11-5781/TN
大16开
北京912信箱
2-184
1980
eng
出版文献量(篇)
6983
总下载数(次)
8
总被引数(次)
35317
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导