高频锁相环的可测性设计

• 作者: 周红 陈晓东
• 来源期刊: 现代电子技术
• 关键词: 可测性设计 边界扫描 锁相环 高频
• 年，卷（期）: 2005,（8）
• 所属期刊栏目: 测试·封装·材料
• 页码范围: 118-120
• 页数: 3页
• 分类号: TN911.8
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.08.046

摘要

边界扫描是数字电路常用的测试技术,基于IEEE1149.1标准的边界扫描技术对一款CMOS高频锁相环进行了可测性设计,该锁相环最高工作频率达GHz.详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试方案,给出了详细的测试电路和测试方法.对应用该测试方案的锁相环电路增加测试电路前后的电路网表进行了Hspice仿真,仿真结果证明该方法能有效测量锁相环的参数,并且对原锁相环电路的功能影响很小.该测试方法可广泛用于高频锁相环的性能评测和生产测试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周红	中科院微电子研究所	2	5	2.0	2.0
2	陈晓东	中科院微电子研究所	3	12	2.0	3.0