用CPLD实现安全可靠的FPGA加密设计

• 作者: 周强 王博 蹇亚玲 陈利学
• 来源期刊: 现代电子技术
• 关键词: 可编程逻辑器件 现场可编程门阵列 伪随机码 加密
• 年，卷（期）: 2005,（22）
• 所属期刊栏目: 微电子技术
• 页码范围: 86-87,90
• 页数: 3页
• 分类号: TP333.8
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.22.037

摘要

基于SRAM(静态随机存储器)工艺的FPGA即现场可编程门阵列(Field Programmable Gate Array),每次上电时都需要重新配置.为了防止上电时数据流被非法克隆,CPLD和FPGA内都有一个相同的伪随机码发生器,可以利用CPLD产生伪随机码来加密FPGA.上电配置完时,FPGA处于等待状态,且不能正常工作,此时两个伪随机序列握手比较,相同时,使FPGA工作,否则停止工作.通过对Gollman算法的研究,能达到很好的加密效果,保证了开发者的知识产权不受侵害,在现代电子、通讯等领域得到了广泛的应用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈利学		38	318	10.0	17.0
2	周强		4	13	1.0	3.0