用FPGA实现交织编码器的设计

• 作者: 王炜 赵可萍
• 来源期刊: 现代电子技术
• 关键词: 交织码 嵌入式阵列块 可编程逻辑阵列 Max+Plus Ⅱ
• 年，卷（期）: 2005,（19）
• 所属期刊栏目: 电子技术
• 页码范围: 94-95,98
• 页数: 3页
• 分类号: TN911.21
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.19.033

摘要

针对数字通信系统数据传输时接收端经常产生差错的情况,对来自信道的数据通过交织矩阵的变换,改变数据的排列顺序的交织编码方法进行探讨.在Max+PlusⅡ软件平台下,运用FPGA器件中的嵌入式双端口存储器资源和宏模块,并用VHDL语言进行程序设计,实现交织编码器.采用交织编码器可以降低误码率,提高通信质量.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王炜	天津工业大学信息与通信工程学院	43	192	7.0	11.0
2	赵可萍	天津工业大学信息与通信工程学院	10	59	5.0	7.0