用CPLD提高解码系统的运行速度

• 作者: 孔宇 宁飞 顿月芹
• 来源期刊: 现代电子技术
• 关键词: 并行工作 软件硬化 CPLD 解码芯片 单片机 VHDL
• 年，卷（期）: 2005,（4）
• 所属期刊栏目: 数字/模拟电路
• 页码范围: 87-89
• 页数: 3页
• 分类号: TP332.1
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.04.037

摘要

介绍了一种用并行方法提高系统运行速度的方法复杂可编程逻辑器件CPLD在解码系统中的应用,本系统利用了CPLD易于实现控制逻辑的特点,产生并行逻辑实现并行工作,达到了提高了解码系统的运行速度、可靠性及系统的稳定性的目的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	顿月芹	山东大学电气工程学院	3	40	2.0	3.0
2	宁飞	山东大学计算机科学学院	6	49	3.0	6.0
3	孔宇	山东卫生学校信息中心	1	0	0.0	0.0