基于VHDL语言的组合乘法器设计与仿真

• 作者: 丁红 刘姝延 吴志 马秋明
• 来源期刊: 现代电子技术
• 关键词: VHDL 组合乘法器 左移法 进位节省法
• 年，卷（期）: 2005,（18）
• 所属期刊栏目: 制造与设计
• 页码范围: 77-78,83
• 页数: 3页
• 分类号: TN79
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.18.032

摘要

基于VHDL的数字系统设计具有设计技术齐全、方法灵活、支持广泛等优点,同时也是EDA技术的重要组成部分.文章用VHDL语言设计了左移法和进位节省法实现的两种组合乘法器,通过功能仿真,对两种乘法器的性能进行了比较,从而得知后者的传输延迟时间小,即速度较快.通过设计实例,介绍了利用VHDL语言进行数字系统设计的方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	马秋明	烟台师范学院物理与电子工程学院	14	45	3.0	5.0
2	丁红	烟台师范学院物理与电子工程学院	9	19	3.0	3.0
3	刘姝延	烟台师范学院物理与电子工程学院	16	28	3.0	4.0
4	吴志	烟台师范学院基建处	7	15	2.0	3.0