JPEG2000分数位平面编码器的FPGA电路实现

• 作者: 许超 韩彦菊
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 分数位平面编码 JPEG2000 双重并行 FPGA
• 年，卷（期）: 2005,（15）
• 所属期刊栏目: 多媒体技术及应用
• 页码范围: 183-185
• 页数: 3页
• 分类号: TP302.2
• 字数: 3376字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2005.15.068

摘要

分数位平面编码是JPEG2000图像压缩国际标准中的核心技术之一,是影响JPEG2000编码速度的最关键部分.基于位平面、过程双重并行(BPDP)的编码方法和局部模块并行结构,利用FPGA电路设计了JPEG2000分数位平面编码器.电路仅需要约5 100个逻辑单元,当工作在54MHz时,每秒可以编码30幅尺寸约为1 500×1 200的图像.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩彦菊	北京大学视觉与听觉信息处理国家重点实验室	1	3	1.0	1.0
2	许超	北京大学视觉与听觉信息处理国家重点实验室	16	319	5.0	16.0