基于EDA技术的高速FIFO设计

• 作者: 邵明杰
• 来源期刊: 现代电子技术
• 关键词: 高速数据栈区 地址自动加1计数器 高速寄存器 FIFO
• 年，卷（期）: 2005,（22）
• 所属期刊栏目: 微电子技术
• 页码范围: 93-94,97
• 页数: 3页
• 分类号: TN914.34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.22.040

摘要

利用Lattice公司的在系统可编程逻辑器件ispLSI6192芯片构造4个双向、独立的128×9位FIFO高速数据存储栈区(FIFO),并对芯片可编程逻辑编程建立快速地址加1计数器以及FIFO控制逻辑,控制逻辑分别对4个FIFO栈区进行读/写控制;实现将系统的高速数据栈区及其控制逻辑功能在同一个芯片上实现,从而提高计算机数据通信的速度、效率以及提高系统的集成度和降低系统的故障率.