SOC的可测试性设计策略

• 作者: 周宇亮 马琪
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 可测试性设计 系统芯片 内部扫描 内建自测试 边界扫描
• 年，卷（期）: 2006,（9）
• 所属期刊栏目: 封装测试技术
• 页码范围: 687-691
• 页数: 5页
• 分类号: TN402|TN407
• 字数: 3902字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2006.09.015

摘要

介绍了几种主要的VLSI可测性设计技术,如内部扫描法、内建自测试法和边界扫描法等,论述如何综合利用这些方法解决SOC内数字逻辑模块、微处理器、存储器、模拟模块、第三方IP核等的测试问题,并对SOC的可测性设计策略进行了探讨.