一种具有饱和处理功能的24位并行乘加单元优化设计

• 作者: 张萌 贾俊波
• 来源期刊: 东南大学学报（英文版）
• 学科: 工学
• 关键词: 乘加器 Booth编码 Wallace树 饱和检测 布局
• 年，卷（期）: 2006,（4）
• 页码范围: 475-478
• 页数: 4页
• 分类号: TP3
• 字数: 364字
• 语种: 英文
• DOI: 10.3969/j.issn.1003-7985.2006.04.007

摘要

阐述了一种24×24 bit+48 bit带饱和处理的乘加单元的优化设计.在乘法器的设计中,采用改进的Booth算法,并将被加数作为乘法器的一个部分积参与到Wallace树阵列中来完成乘加运算,大大提高了MAC的性能,同时还设计出优化的饱和检测逻辑电路.利用0.18 μm 1.8 V 1P6M标准CMOS工艺通过全定制方式实现了面积为679.2 μm×132.5 μm的带饱和处理的MAC单元,仿真结果表明:它与软件设计系统综合出的传统MAC单元相比,性能上有很大的改善,在节约23.52%的面积情况下速度也有一定的提高.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张萌	东南大学国家专用集成电路系统工程技术研究中心	57	299	8.0	14.0
2	贾俊波	东南大学国家专用集成电路系统工程技术研究中心	2	6	1.0	2.0