利用FPGA PLL实现电火花加工放电状态检测系统时钟提高的方法研究

• 作者: 周强 崔晶 李勇 陈玉宁
• 来源期刊: 潍坊学院学报
• 学科: 工学
• 关键词: 电火花加工 击穿延时 锁相环
• 年，卷（期）: 2006,（2）
• 页码范围: 1-5
• 页数: 5页
• 分类号: TM930.1
• 字数: 3638字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-4288.2006.02.001

摘要

本文设计在原有设计输入时钟的基础之上,充分利用EP1C3T144C8 FPGA芯片的锁相环PLL提高了微细电火花加工系统状态检测模块中各个脉冲状态计数器的输入时钟频率,使得FPGA系统能够有效利用放电击穿延时法进行间隙放电状态判断,为加工系统电极控制部分提供了可靠的保证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周强		61	296	9.0	13.0
2	李勇		207	2161	23.0	35.0
3	崔晶		9	104	7.0	9.0
4	陈玉宁		1	1	1.0	1.0