一种在格状编码调制中对卷积码译码的新技术

• 作者: 余洋 刘海东 李爱萍
• 来源期刊: 通信与计算技术
• 关键词: TCM 查找表(LUT) 维特比译码 ASIC VLSI
• 年，卷（期）: 2006,（1）
• 所属期刊栏目: 译文
• 页码范围: 42-54
• 页数: 13页
• 语种: 中文

摘要

本文提出了一种用超大规模集成电路(VLSI)实现卷积码编译码器的新技术.该技术旨在降低硬件的复杂性,提高用维特比算法对卷积码译码的吞吐量.为简化译码算法和减少计算量,需预先计算出卷积码的分支度量距离,并存储于距离查寻表(DLUT)中.由于在执行维特比算法时分支度量距离是由DLUT得到,因而完成该算法时无需任何硬件计算电路.此外,以网格图为基础,为产生译码输出还建立了输出查寻表(OLUT),该表可减少算法中的存储量.查寻表的使用降低了硬件的复杂性,提高了译码器的吞吐量.通过使用提出的这种技术,已设计出一个2维(2-D)和4维(4-D)的16态、4基数格状编码调制(TCM)编译码器,在经过数学仿真后已用FPGA(现场可编程门阵列)和ASIC(专用集成电路)实现.用0.18μm CMOS工艺,ASIC的核心面积为1.1mm2,译码速度在500Mbps以上.实现结果表明,查找表(LUT)的使用降低了硬件要求,增加了译码速度.设计的编译码器可作为集成到片上系统的一个IP核使用.该技术还可被进一步开发用于turbo码的译码.