ASIC设计中时钟偏移分析

• 作者: 曹海涛 郑建宏
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: ASIC 时钟偏移 时钟树 CTS
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 电路设计
• 页码范围: 26-28,25
• 页数: 4页
• 分类号: TN402
• 字数: 2189字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2006.05.008

摘要

目前的ASIC设计中,时钟偏移对同步数字电路的影响越来越大,它也越来越受到高速电路设计者的关注,因此如何解决它给电路带来的不利影响成了设计中的重要挑战.文章分析了时钟偏移的产生机理,然后提出了怎样使用CTS在时钟树中插入不同驱动能力的缓冲器,以平衡时钟网络,最后还分析了如何利用有用的时钟偏移来改善电路的时序.