同步MODEM中接收时钟和数据的提取及ADPLL设计

• 作者: 洪德杰
• 来源期刊: 集成电路通讯
• 学科: 工学
• 关键词: 同步调制解调器 锁相环(PLL) 全数字锁相环(ADPLL) 高斯最小频移键控(GMSK)
• 年，卷（期）: jcdltx,（2）
• 页码范围: 26-31
• 页数: 6页
• 分类号: TN402

摘要

本文介绍了同步调制解调器中解调器的设计，重点描述了时钟和数据的提取，以及核心单元全数字锁相环（ADPLL）电路设计。经过测试和用户使用表明，电路的功能正确，性能满足系统要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	洪德杰		2	0	0.0	0.0