数据采集控制时序的VHDL/CPLD设计及应用

• 作者: 李富华 钱敏 黄秋萍
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 数据采集 状态机 VHDL CPLD
• 年，卷（期）: 2006,（2）
• 所属期刊栏目: 计算机与自动化技术
• 页码范围: 64-67
• 页数: 4页
• 分类号: TP274.2
• 字数: 2324字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2006.02.019

摘要

用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路.采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序片段;用MAX+PLUSⅡ软件进行了仿真调试,用CPLD(复杂可编程逻辑器件)进行了下载测试,结果表明实现了电路功能,系统运行正常.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李富华	苏州大学电子信息学院微电子系	27	138	7.0	10.0
2	钱敏	苏州大学电子信息学院微电子系	31	212	9.0	13.0
3	黄秋萍	苏州大学电子信息学院微电子系	14	60	5.0	7.0