高速串行数据接收器专用集成电路的可测性设计

• 作者: 张劼 来新泉
• 来源期刊: 电子质量
• 学科: 工学
• 关键词: 串行解串传输系统 解串接收器 可测性设计 内建自测试 测试点
• 年，卷（期）: 2006,（1）
• 所属期刊栏目: 理论与研究
• 页码范围: 4-7
• 页数: 4页
• 分类号: TN402
• 字数: 2764字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2006.01.003

摘要

本文为了解决高速串行数据接收器专用集成电路的测试难题,提出了针对该高速工作的集成电路的测试方案,并设计了可行的测试电路.通过添加测试引脚、设计专用测试模式,内建自测试等方法有效的解决了该芯片电路的功能测试和电气性能测试.