一种嵌入于微处理器的8位乘加器的设计

• 作者: 向慧芳 胡越黎 韩桂泽
• 来源期刊: 计算机测量与控制
• 关键词: 乘加器 乘法器 微处理器 饱和处理
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 设计与应用
• 页码范围: 651-654
• 页数: 4页
• 分类号: TP212.9
• 语种: 中文
• DOI: 10.3321/j.issn:1671-4598.2006.05.032

摘要

给出了一种嵌入于微处理器,8bit× 8bit+20bit并行MAC单元的设计;该设计可完成8bit整数或序数的乘法或乘加运算,具有整数乘加运算的饱和检测和饱和处理功能;设计中采用了一种新型Booth编码方法;对部分积压缩阵列进行了优化,将累加值作为一个部分积参与部分积压缩阵列的累加运算,节省了一级超前进位加法器;压缩阵列采用了一种新型4:2压缩器,进一步缩短了延时,节省了面积.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	胡越黎	上海大学微电子研究与开发中心	70	436	11.0	16.0
2	向慧芳	上海大学微电子研究与开发中心	2	9	2.0	2.0
3	韩桂泽	上海大学微电子研究与开发中心	1	3	1.0	1.0