基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文提出了一种高稳定度片内时钟发生器电路的设计方法.该电路由差动比较器、精确电流产生电路、充放电电路及其控制电路组成.用精确控制的电流对片上电容进行充放电,从而得到了高稳定度的精确时钟信号.电路设计基于CSMC公司的0.5(mCMOS混合信号模型,仿真结果表明,25(C时的输出频率为443kHz,改变环境温度-40~85(C,其频率稳定度为(25ppm/(C.该电路可以在(-(A/D转换器等电路中替代昂贵的温度补偿晶体振荡器(TCXO)作为系统的时钟源.
推荐文章
10 GHz 扩频时钟发生器的设计
扩频时钟发生器
锁相环
电磁干扰
ΔΣ调制器
10 GHz 低相噪扩频时钟发生器的设计与实现
扩频时钟发生器
锁相环
ΔΣ调制器
相位噪声
65nm CMOS工艺时钟发生器的设计与实现
Delta-sigma
模数转换器
抖动
锁相环
基于DDS+PLL技术的高频时钟发生器
直接数字频率合成
锁相环
相位噪声
杂散抑制
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高稳定度片内时钟发生器的研究与设计
来源期刊 电路与系统学报 学科 工学
关键词 时钟发生器 频率稳定度 差动比较器
年,卷(期) 2006,(3) 所属期刊栏目 论文
研究方向 页码范围 14-17
页数 4页 分类号 TN401
字数 2819字 语种 中文
DOI 10.3969/j.issn.1007-0249.2006.03.003
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 严晓浪 浙江大学超大规模集成电路研究所 246 1634 19.0 29.0
2 陈东坡 浙江大学超大规模集成电路研究所 10 195 6.0 10.0
3 何乐年 浙江大学超大规模集成电路研究所 88 869 16.0 26.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (5)
参考文献  (2)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
时钟发生器
频率稳定度
差动比较器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统学报
双月刊
1007-0249
44-1392/TN
16开
广东省广州市
1996
chi
出版文献量(篇)
2090
总下载数(次)
5
论文1v1指导