基于FPGA的高速误码仪接收端设计方案的探讨

• 作者: 张尔扬 杨飞
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 分接系统 FPGA 高速误码仪
• 年，卷（期）: 2006,（4）
• 所属期刊栏目: 通信技术
• 页码范围: 3-4
• 页数: 2页
• 分类号: TN919.32
• 字数: 1457字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2006.04.002

摘要

基于FPGA(现场可编程门阵列)的高速误码仪相对于传统的误码仪的优点是:基于FPGA芯片,在硬件平台固定的情况下,可对软件方案进行灵活修改以实现不同的功能;可利用FPGA芯片的高速处理能力实现高速数据流的误码率测试.文中介绍了高速误码仪接收端的主要功能和接口,重点介绍了2种基于FPGA的高速误码仪接收端的设计方案,并比较了2种方案的优缺点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张尔扬	国防科技大学电子科学与工程学院	223	1827	20.0	30.0
2	杨飞	国防科技大学电子科学与工程学院	4	24	3.0	4.0