基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
对3G系统中定义的卷积码编码进行了分析,并以1/2卷积码为例重点讨论了编码和Viterbi译码算法的实现方案.为求系统在保持同等性能条件下可以高效率实现,对Viterbi译码实现中的留存路径更新、数据溢出处理和输出判决部分进行了优化,优化的结果使得系统的性能和效率都有提高.根据仿真结果对系统的性能进行了分析,其结果对系统的工程实现有着重要的参考价值.
推荐文章
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
(2,1,7)卷积码Viterbi译码器FPGA实现方案
Viterbi译码
FPGA
卷积码
寄存器交换
回溯
基于FPGA的卷积码Viterbi译码器性能研究
卷积码
Viterbi译码
VHDL
幸存路径
卷积码Viterbi译码器的FPGA设计与实现
卷积码
Viterbi算法
FPGA
VB
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 卷积码编码及其Viterbi译码的实现
来源期刊 无线电工程 学科 工学
关键词 卷积码 Viterbi译码 3GPP 软判决 Matlab
年,卷(期) 2006,(7) 所属期刊栏目 专题技术与工程应用
研究方向 页码范围 45-48
页数 4页 分类号 TN911.22
字数 3422字 语种 中文
DOI 10.3969/j.issn.1003-3106.2006.07.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李小文 219 1060 14.0 21.0
2 张传达 4 24 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (15)
同被引文献  (8)
二级引证文献  (18)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(2)
  • 引证文献(2)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(3)
  • 引证文献(1)
  • 二级引证文献(2)
2010(1)
  • 引证文献(0)
  • 二级引证文献(1)
2011(2)
  • 引证文献(1)
  • 二级引证文献(1)
2012(3)
  • 引证文献(2)
  • 二级引证文献(1)
2013(4)
  • 引证文献(3)
  • 二级引证文献(1)
2014(5)
  • 引证文献(1)
  • 二级引证文献(4)
2015(4)
  • 引证文献(0)
  • 二级引证文献(4)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(3)
  • 引证文献(2)
  • 二级引证文献(1)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
卷积码
Viterbi译码
3GPP
软判决
Matlab
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
无线电工程
月刊
1003-3106
13-1097/TN
大16开
河北省石家庄市174信箱215分箱
18-150
1971
chi
出版文献量(篇)
5453
总下载数(次)
12
总被引数(次)
20875
论文1v1指导