Core与总线系统的异步通信接口设计

• 作者: 付宇卓 薛乐平 谢凯年
• 来源期刊: 微电子学与计算机
• 关键词: GALS 异步设计 接口设计 FIFO 写缓冲 握手机制
• 年，卷（期）: 2006,（7）
• 页码范围: 111-115
• 页数: 5页
• 分类号: TN492
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.07.032

摘要

文章基于GALS(Globally Asynchronous Locally Synchronous)设计理念,提出一个Core的异步接口设计模型:门控时钟停Core机制、握手机制、电平转脉冲逻辑等构成的异步控制信号处理模型;异步FIFO和双FIFO结构构成的异步数据处理模型.此结构允许Core和总线系统在完全异步的时钟域上工作.FPGA验证结果表明,该模型能正确地实现两者间的信号同步,并能满足具体应用的带宽需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付宇卓	上海交通大学微电子学院	90	850	15.0	26.0
2	谢凯年	上海交通大学微电子学院	12	97	4.0	9.0
3	薛乐平	上海交通大学微电子学院	1	3	1.0	1.0