超深亚微米与纳米级标准单元的可制造性设计与验证技术

• 作者: 严晓浪 史峥 张培勇 高根生
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 标准单元设计 可制造性设计 标准单元验证
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 论文
• 页码范围: 57-60,56
• 页数: 5页
• 分类号: TN402
• 字数: 3645字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2006.05.011

摘要

当半导体工业进入到超深亚微米时代后,标准单元的设计面临着新的挑战.由于亚波长光刻的使用,图形转移质量将严重下降.在这种情况下,以集成电路的可制造性作为目标的"可制造性设计"方法在标准单元设计中变得至关重要.本文分析了超深亚微米与纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案,完成了实际90nm工艺下标准单元的可制造性设计工作.同时,文中提出了包括光刻模拟、测试电路组等技术在内的单元可制造性设计和验证的流程.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	史峥	浙江大学超大规模集成电路设计研究所	51	176	7.0	11.0
2	严晓浪	浙江大学超大规模集成电路设计研究所	246	1634	19.0	29.0
3	高根生	浙江大学超大规模集成电路设计研究所	6	41	3.0	6.0
4	张培勇	浙江大学超大规模集成电路设计研究所	17	46	3.0	6.0