基于CPLD的任意整数半整数分频器设计

• 作者: 许永贤
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: 整数分频 半整数分频 占空比 CPLD
• 年，卷（期）: 2006,（4）
• 所属期刊栏目: 基本电子电路
• 页码范围: 27-28
• 页数: 2页
• 分类号: TN77
• 字数: 1022字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2006.04.010

摘要

在电子系统的设计中经常需要对输入时钟信号进行分频,以满足不同系统设计模块的需要.分频方法很多,但设计方法简单且具有一定通用性的较少,而在基于CPLD(复杂可编程逻辑器件)的系统设计中,利用时钟的上升沿和下降沿控制计数器产生两路输出波形,对这两路波形进行逻辑或操作,进而可简易实现对输入时钟信号进行任意整数和半整数分频,其中整数分频为等占空比,半整数分频的高低电平只差半个输入时钟周期.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许永贤	南京邮电大学信号与信息处理系	1	5	1.0	1.0