基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍MSTP芯片中VC-12虚级联模块的设计和理论分析过程.经过软件仿真和FPGA验证,这部分电路设计正确合理,可以稳定工作在预定工作速率.应用该设计的MSTP芯片目前已经进入最后的后端布局布线阶段,今年年底将生产出样片.
推荐文章
基于LCAS虚级联实现EOS及性能分析
信道容量
虚级联
链路容量调整机制
时延差
EoS中高阶虚级联的设计与实现
EoS
虚级联
以太网
MSTP芯片的软硬件协同验证平台设计
MSTP
软硬件协同验证平台
设计
加密芯片中密钥获取模块的设计与FPGA实现
CPU卡
现场可编程门阵列
内部认证
外部认证
密钥获取模块
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 MSTP芯片中虚级联模块的设计性能分析及实现
来源期刊 光通信技术 学科 工学
关键词 MSTP 虚级联 FPGA
年,卷(期) 2006,(2) 所属期刊栏目 专题聚焦
研究方向 页码范围 4-6
页数 3页 分类号 TN929.11|TN79
字数 2238字 语种 中文
DOI 10.3969/j.issn.1002-5561.2006.02.001
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
MSTP
虚级联
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
光通信技术
月刊
1002-5561
45-1160/TN
大16开
广西桂林市5号信箱
48-126
1977
chi
出版文献量(篇)
4439
总下载数(次)
8
总被引数(次)
17658
论文1v1指导