亚70nm CMOS工艺低漏电流、高噪声容限的低功耗多输入多米诺或门的设计

• 作者: 宫娜 汪金辉 郭宝增
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 低功耗 漏电流 多米诺或门 噪声容限
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 研究论文
• 页码范围: 804-811
• 页数: 8页
• 分类号: TN4
• 字数: 3042字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2006.05.009

摘要

提出了两种新的电路技术,在降低多输入多米诺"或门"的动态功耗的同时减小了漏电流,并提高了电路的噪声容限.采用新的电路技术设计了八输入多米诺"或门"并基于45nm BSIM4 SPICE 模型对其进行了模拟.模拟结果表明,设计的两种新多米诺电路在同样的噪声容限下有效地降低了动态功耗,减小了总的漏电流,同时提高了工作速度.与双阈值多米诺电路相比,设计的两种电路动态功耗分别降低了8.8%和11.8%,电路速度分别提高了9.5%和13.7%,同时总的漏电流分别降低了80.8%和82.4%.基于模拟结果,也分析了双阈值多米诺电路中求值点的不同逻辑状态对总的漏电流的影响.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭宝增	河北大学电子信息工程学院	61	447	11.0	19.0
2	汪金辉	北京工业大学电子信息与控制工程学院	36	129	6.0	9.0
3	宫娜	河北大学电子信息工程学院	9	36	4.0	5.0