高速并行BCH(2184,2040)编码器的VLSI优化设计

• 作者: 张军 王志功 肖洁 胡庆生
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 光通信 BCH编码器 扇出瓶颈 并行编码器
• 年，卷（期）: 2006,（1）
• 所属期刊栏目: 论文
• 页码范围: 88-94
• 页数: 7页
• 分类号: TN492
• 字数: 6222字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2006.01.018

摘要

介绍一种实现并行BCH编码器的设计方法,并基于TSMC 0.18μm CMOS工艺设计了用于高速光通信FEC(前向纠错)级联码的并行BCH(2184,2040)编码器.采用树型结构减少逻辑层次,选择适当的共享子表达式减少逻辑门的数量,并用限制共享子表达式的最大个数和负载均衡方法降低BCH长码的扇出瓶颈影响,减少关键路径的延时,提高工作速度.优化设计的并行BCH(2184,2040)编码器可以实现2.5Gb/s的数据吞吐率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	张军	东南大学射频与光电集成电路研究所	129	1380	21.0	32.0
3	胡庆生	东南大学射频与光电集成电路研究所	43	229	8.0	13.0
4	肖洁	东南大学射频与光电集成电路研究所	11	108	6.0	10.0