格雷码计数器的低功耗分析与设计

• 作者: 叶卫东 谢建华
• 来源期刊: 兵工自动化
• 学科: 工学
• 关键词: 格雷码计数器 低功耗 功耗分析 波形仿真
• 年，卷（期）: 2006,（4）
• 所属期刊栏目: 测控技术
• 页码范围: 64-66
• 页数: 3页
• 分类号: TP13
• 字数: 2197字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-1576.2006.04.030

摘要

根据CMOS电路动态功耗模型对格雷码计数器的分析,并在MAX+PlusⅡ环境用Verilog语言对其设计和仿真,从而得出gray16的仿真波形图.最后对格雷码计数器进行功耗分析,并在Modelsim环境下对其波形仿真证明,该分频器功耗降低的百分比随着分频数增加而起伏波动,当分频数最大(32分频)时功耗降低最多,其值和格雷码计数器相对于二进制计数器的功耗降低百分比相同.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	叶卫东	北京航空航天大学自动化科学与电气工程学院	31	375	11.0	19.0
2	谢建华	北京航空航天大学自动化科学与电气工程学院	2	19	2.0	2.0