基于VHDL语言的有限域正则基乘法器设计

• 作者: 李月乔
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: Reed-Solomon码 有限域 乘法器 自然基 正则基 VHDL语言
• 年，卷（期）: 2006,（6）
• 所属期刊栏目: 基金项目论文
• 页码范围: 63-66
• 页数: 4页
• 分类号: TN702
• 字数: 1483字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893X.2006.06.014

摘要

有限域的运算已经广泛应用于Reed-Solomon 码、存储领域和各种加密算法中.乘法运算是其中最复杂的一种运算,有限域中的元素可以用各种基表示.文中在给出有限域元素自然基下的表示方法的基础上,推导出了域元素正则基下的表示方法,并给出了正则基下域元素的乘法运算,编写了乘法器的VHDL模型.用XILINX公司的ISE 5.2软件对电路模型进行了仿真,结果表明乘法器的运算结果完全正确.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李月乔	华北电力大学电气与电子工程学院	22	106	6.0	9.0