万兆以太网中64B/66B编解码的硬件实现方法

• 作者: 周晴伦 王勇
• 来源期刊: 光通信技术
• 学科: 工学
• 关键词: 万兆以太网 64B/66B码 编码 解码
• 年，卷（期）: 2006,（2）
• 所属期刊栏目: 专题聚焦
• 页码范围: 21-23
• 页数: 3页
• 分类号: TN929.11
• 字数: 3101字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-5561.2006.02.007

摘要

研究万兆以太网中的64B/66B的编解码规则及其内在的特性,提出了一种基于查找表和逻辑运算相结合的64B/66B编解码实现方法,具有使用资源少、编解码速度快、可靠性强等特点.该方法使用硬件描述语言Verilog HDL来实现64B/66B编解码的描述,通过Xilinx的FPGA器件进行仿真和综合,实现了具体的硬件电路,并且下载验证了该设计方法的有效性和可行性.不同速率的高速64B/66B编解码模块或芯片的设计可以采用该方法来实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王勇		178	1032	16.0	23.0
2	周晴伦		7	40	3.0	6.0