AES加密算法在AP中的设计和实现

• 作者: 吕俊怀 夏劲伟 曹秀英 高俊芳
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: AES FPGA 流水线 吞吐量
• 年，卷（期）: 2006,（12）
• 所属期刊栏目: 技术论文
• 页码范围: 39-44
• 页数: 6页
• 分类号: TP18
• 字数: 4398字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2006.12.012

摘要

随着无线局域网(WLAN)的发展,其信息的安全也越来越受重视.AES作为无线局域网通信协议的核心加密算法,如何用硬件实现并应用在通信产品中尤为重要.文中在概述了AES(高级加密标准)算法基本原理的基础上,以FPGA为硬件平台,Altera公司的Quartus Ⅱ为工具,设计了AES加密算法在Ap(Access Point)中的硬件实现.实现了AES加密解密电路的顺序循环方式和两级流水线方式设计,并对这两种实现方式进行了比较.结果表明采用流水线方式设计虽然增加了资源消耗,但是明显的提高了速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曹秀英	东南大学移动通信国家重点实验室	51	439	12.0	19.0
2	吕俊怀	徐州师范大学计算机科学与技术学院	16	62	4.0	7.0
3	夏劲伟	徐州师范大学计算机科学与技术学院	2	6	2.0	2.0