基于标准单元的低功耗FIR数字滤波器VLSI实现

• 作者: 李占才 王沁 齐悦
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 低功耗 数字信号处理 FIR滤波器 集成电路 乘累加器
• 年，卷（期）: 2006,（23）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 236-237,240
• 页数: 3页
• 分类号: TP33
• 字数: 1838字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2006.23.084

摘要

功耗与硅面积一样已成为芯片设计中的关键问题,尤其是在数字信号处理集成电路设计中.基于标准单元的VLSI设计是实现数字信号处理模块芯片或模块的重要方法.该文提出了一种基于标准单元的低功耗FIR滤波器多层次设计方案,其中体系结构层次采用多层流水线策略,逻辑层次将加法集成到部分积压缩中,在电路层次采用最小器件,从而在最大限度减少面积的同时降低了FIR的功耗.根据实际需求,该设计方案易于扩展和变换,可灵活应用到其它类似的滤波器设计中.实现结果表明在TSMC0.25标准单元库下FIR的功耗最多可降低20%以上.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李占才	北京科技大学信息工程学院	25	263	9.0	15.0
2	王沁	北京科技大学信息工程学院	145	1212	18.0	29.0
3	齐悦	北京科技大学信息工程学院	15	63	5.0	7.0