AVS视频解码器的一种结构设计与硬件实现

• 作者: 张珂 胡倩 虞露
• 来源期刊: 浙江大学学报(工学版)
• 学科: 工学
• 关键词: AVS 视频解码器 硬件结构设计 FPGA
• 年，卷（期）: 2006,（12）
• 所属期刊栏目: 无线电电子学、电信技术
• 页码范围: 2139-2143
• 页数: 5页
• 分类号: TN94
• 字数: 3991字
• 语种: 中文
• DOI: 10.3785/j.issn.1008-973X.2006.12.026

摘要

为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种针对AVS视频标准基准档次4.0级别解码器的超大规模集成电路(VLSI)实现结构.通过分析实现复杂度,阐述了AVS视频解码器的总体框架、主要模块的功能及结构.解码器采用块级流水结构, 主要模块之间实现并行处理.同时根据AVS算法特点,给出了变长解码模块、反整数余弦变换模块和环路滤波模块的硬件实现结构.解码器在现场可编程门阵列(FPGA)上实现,并给出了各模块的FPGA资源占用情况.实现结果表明,该 AVS视频解码器实现结构能在54 MHz时钟频率下完成对25帧/s、720×576、4∶2∶0格式AVS码流的实时解码.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	虞露	浙江大学信息与电子工程学系	52	591	13.0	23.0
2	胡倩	浙江大学信息与电子工程学系	21	244	7.0	15.0
3	张珂	浙江大学信息与电子工程学系	36	249	9.0	15.0