PCI-Express中8b/10b编码解码器的设计与实现

• 作者: 许军 许西荣
• 来源期刊: 微电子学与计算机
• 关键词: 8b/10b 编码 解码
• 年，卷（期）: 2006,（3）
• 页码范围: 37-39
• 页数: 3页
• 分类号: TP39
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.03.011

摘要

文章在研究了8b/10b编码原理的基础上,采用FPGA设计并实现了PCI-Express总线控制器中的8b/10b编码解码器.8b/10b编码是一种面向字节的二进制传输代码.这种代码特别适合于高速串行总线的数据传输.这种编码编码的基本特性是保证DC平衡,采用8b/10b编码方式,可使得发送的"0"、"1"数量保持基本一致,连续的"1"或"0"不超过5位,从而保证信号DC平衡.8b/10b编码器可以通过一个5b/6b编码器和一个3b/b编码器来实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	许军		2	110	2.0	2.0
2	许西荣		2	110	2.0	2.0