作者:
原文服务方: 现代电子技术       
摘要:
在ASIC设计中,不同的模块往往工作在不同的频率下,在一个芯片上采用单时钟设计基本上是不可能实现的.多时钟域的设计是SOC设计中的一个重要环节.分析了多时钟域设计中异步信号的产生以及带来的亚稳定性对整个电路性能和功能的影响,提出了采用同步器,握手通信协议,FIFO等方法减小亚稳定性概率和其影响的措施,并且给出了实用电路图并进行了实现,从而使得电路能够在多时钟域下更加健壮和稳定.
推荐文章
多时钟域数据传递的FPGA实现
多时钟域
亚稳态
FPGA
异步信号
FIFO
异步时钟域的亚稳态问题和同步器
异步电路设计
亚稳态
同步器
SoC中跨时钟域的信号同步设计
亚稳态
异步同步器
跨时钟域
SoC
FPGA设计中跨时钟域信号同步方法
FPGA
跨时钟域
同步
亚稳态
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多时钟域的异步信号的参考解决
来源期刊 现代电子技术 学科
关键词 多时钟域 亚稳定性 异步信号 单时钟设计
年,卷(期) 2006,(16) 所属期刊栏目 微电子技术
研究方向 页码范围 136-138,142
页数 4页 分类号 TN79
字数 语种 中文
DOI 10.3969/j.issn.1004-373X.2006.16.049
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赵勇 北京大学深圳研究生院 38 285 10.0 16.0
2 袁伟 北京大学深圳研究生院 7 77 5.0 7.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (26)
同被引文献  (8)
二级引证文献  (18)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(4)
  • 引证文献(4)
  • 二级引证文献(0)
2008(5)
  • 引证文献(1)
  • 二级引证文献(4)
2009(2)
  • 引证文献(1)
  • 二级引证文献(1)
2010(3)
  • 引证文献(1)
  • 二级引证文献(2)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(4)
  • 引证文献(4)
  • 二级引证文献(0)
2013(5)
  • 引证文献(4)
  • 二级引证文献(1)
2014(4)
  • 引证文献(3)
  • 二级引证文献(1)
2015(5)
  • 引证文献(3)
  • 二级引证文献(2)
2016(3)
  • 引证文献(1)
  • 二级引证文献(2)
2017(5)
  • 引证文献(2)
  • 二级引证文献(3)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
多时钟域
亚稳定性
异步信号
单时钟设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代电子技术
半月刊
1004-373X
61-1224/TN
大16开
1977-01-01
chi
出版文献量(篇)
23937
总下载数(次)
0
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导