基于FPGA的位同步信号提取

• 作者: 孙茂一 毕成军 陈利学
• 来源期刊: 现代电子技术
• 关键词: 位同步 数字锁相 通信系统 FPGA VHDL
• 年，卷（期）: 2006,（20）
• 所属期刊栏目: 数字/模拟电路
• 页码范围: 121-123
• 页数: 3页
• 分类号: TN91
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2006.20.045

摘要

同步是通信系统中一个非常重要的实际问题.在同步通信系统中,同步系统性能的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作.因此,同步是信息能够正确可靠地进行传输的前提.介绍一种基于FPGA的锁相环位同步提取技术的原理,并用VHDL语言编程实现,在QuartusⅡ下编译仿真通过,给出仿真波形图.经分析该设计稳定可靠,且能够完成要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈利学		38	318	10.0	17.0
2	毕成军		1	23	1.0	1.0
3	孙茂一		3	92	2.0	3.0