浮点乘累加处理单元的FPGA实现

• 作者: 金席 高小鹏 龙翔
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 乘累加 浮点 稀疏矩阵向量乘 FPGA
• 年，卷（期）: 2006,（10）
• 所属期刊栏目: 设计与实现
• 页码范围: 165-168,179
• 页数: 5页
• 分类号: TP3
• 字数: 3209字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2006.10.042

摘要

稀疏矩阵向量乘(Sparse Matrix-Vector Multiply, SMVM),形如Ab=x,在科学计算、信息检索、数据挖掘等领域中都是重要的计算核心之一.在基于FPGA实现的SMVM系统中,其底层基本处理单元(Processing Element, PE)的主要功能,是对单精度浮点输入进行乘累加运算.本文针对SMVM算法的特点,提出浮点乘累加PE的设计方案,并在Virtex4 LX60上加以实现,工作频率达到123.6MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龙翔	北京航空航天大学计算机学院	65	387	11.0	17.0
2	高小鹏	北京航空航天大学计算机学院	59	425	11.0	18.0
3	金席	北京航空航天大学计算机学院	2	14	2.0	2.0