视频解码器中插值与加权预测的硬件实现

• 作者: 任晓慧 梁齐
• 来源期刊: 现代电子技术
• 关键词: 专用集成电路 视频解码 H.264 AVS 插值 加权预测
• 年，卷（期）: 2006,（18）
• 所属期刊栏目: 多媒体技术
• 页码范围: 97-99
• 页数: 3页
• 分类号: TN919.82
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2006.18.036

摘要

设计了支持H.264/JVT/AVC标准和AVS标准的插值与加权预测的硬件结构.整个设计在其所属的视频解码器中是以宏块为单位处理的,内部则以可变块为单位处理.为了提高插值的速度,双向预测并行处理,在插值模块的内部则做6级流水(H.264)或8级流水(AVS).加权预测同样也做了4级流水.整个设计在Modelsim下的仿真结果正确,用XST在VIRTEXⅡ4000,-6上综合频率为98 MHz,所用SLICE约为10 000,预期整个解码器设计能支持1080i@30fps的高清实时解码.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁齐	合肥工业大学理学院	47	197	7.0	10.0
2	任晓慧	合肥工业大学理学院	1	5	1.0	1.0