HDTV中面积优化的RS解码器VLSI实现

• 作者: 李占才 王沁 郭艳飞
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: RS解码器 集成电路 数字电视
• 年，卷（期）: 2006,（16）
• 所属期刊栏目: 博士论文
• 页码范围: 11-13,28
• 页数: 4页
• 分类号: TN919.32|TN47
• 字数: 2996字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2006.16.005

摘要

提出了一种面积优化的Reed-Solomon(RS)解码器实现方法,其运用折叠结构来实现解码过程矢量运算的求解电路.该方法提高了解码器主要运算部件的复用率,缩减了其电路规模.基于TSMC 0.25标准单元库的实现结果显示该文设计的解码器电路规模为约27 000门,与同类设计相比规模最大可缩减39%,该设计已集成在一款符合DVB-C标准的HDTV信道解调芯片中并已通过实场测试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李占才	北京科技大学信息工程学院	25	263	9.0	15.0
2	王沁	北京科技大学信息工程学院	145	1212	18.0	29.0
3	郭艳飞	北京科技大学信息工程学院	9	27	3.0	5.0