基于CPLD的某BIT系统研制

• 作者: 李永军 胡文华 胡昌林 赵广宁
• 来源期刊: 科技与创新
• 关键词: CPLD VHDL BIT
• 年，卷（期）: 2006,（8）
• 所属期刊栏目: PLD CPLD FPGA应用
• 页码范围: 177-178
• 页数: 2页
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2006.08.064

摘要

介绍了基于CPLD和EDA技术的BIT(机内测试)系统的实现.本系统以CPLD为控制核心,在MAX+PLUSII环境下采用VHDL语言实现了系统接口及测频电路.该系统具有集成度高、灵活性强、易于开发、维护、扩展等特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李永军		2	4	1.0	2.0
2	胡文华		4	5	1.0	2.0
3	胡昌林		2	4	1.0	2.0