Verilog到C翻译器的设计与实现

• 作者: 张福新 戴笛
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 软件仿真 Verilog C 编译 龙芯
• 年，卷（期）: 2006,（9）
• 所属期刊栏目: 开发研究与设计技术
• 页码范围: 267-269,272
• 页数: 4页
• 分类号: TP314
• 字数: 6668字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2006.09.099

摘要

介绍了一种将Verilog硬件描述转化到等价C/C++代码的自动翻译器的实现过程,并给出了简化Verilog行为模型的方法、非阻塞赋值串行化的优化算法和一些访存优化原则.该方法设计的翻译器的生成代码可直接由C/C++编译器汇编成可执行程序后进行仿真.采用龙芯RTL作为系统输入的测试表明,该方法的仿真速度可比一般仿真软件有成倍的增加,并能在系统评估和分析上发挥显著的成效.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张福新	中国科学院计算技术研究所	17	323	7.0	17.0
2	戴笛	中国科学院计算技术研究所	1	3	1.0	1.0